这是机器翻译的内容，点击这里了解更多

AURIX™ - XILINX FPGA 链路

利用优化的AURIX™ -XILINX FPGA 连接最大程度提高性能

nobutton

关于

优化的AURIX™ - XILINX FPGA 连接

英飞凌科技股份公司、赛灵思公司和Xylon , doo合作以便在汽车和工业应用中更灵活地使用安全微控制器。Xylon 的全新 IP 核可通过英飞凌高速串行链路 (HSSL) 实现英飞凌 AURIX 系列微控制器（ TC2xx和TC3xx ）与 Xilinx SoC（片上系统）、MPSoC（多处理器 SoC）和 FPGA（现场可编程门阵列）设备之间的高速通信。该串行链路支持高达 320 Mbaud 的波特率，净有效载荷数据率高达 84%。

新的 IP 核将允许系统开发人员将AURIX™提供的功能安全性和安全性与 Xilinx 设备带来的广泛功能可能性结合起来。 链接的设备可以通过 HSSL 访问和控制彼此的内部和连接资源。

Xylon HSSL IP 核功能
  • 目前支持 Xilinx 7 系列和 Zynq-7000 SoC 设备系列
  • 计划在不久的将来支持 Xilinx UltraScale、UltraScale+ FPGA 设备和 Zynq UltraScale+ MPSoC。
  • HSSL从属设备
  • 波特率高达 320 Mbaud/s
  • 符合 ARM AMBA AXI4-Lite 总线协议，可作为从属设备
  • 符合 ARM AMBA AXI4 总线协议的主设备
  • 3.25 GB 的可寻址空间涵盖以下访问：

- FPGA 结构寄存器和 RAM

- PS 部分寄存器空间和 OCM

- 板载线性可寻址 FLASH 设备

- 板载 DDR 内存

为了支持开发，合作伙伴提供 FPGA HSSL 入门套件

套件描述

logiHSSL-ZU FPGA HSSL 入门套件 设计为系统设计人员提供了所需的一切，以便通过英飞凌高速串行链路 ( HSSLAURIX™ ) 快速将英飞凌的 微控制器与 Xilinx 全可编程 FPGA 和 SoC 设备互连。这些设备的组合解决了新兴汽车和工业设计中日益增长的安全性和性能要求。

套件内容

  • 结合英飞凌的AURIX™微控制器和赛灵思的 UltraScale+ MPSoC 可编程设备
  • 集成针对 Xilinx FPGA 实现优化的英飞凌高速串行链路 ( HSSL )
  • 包含带有评估logiHSSL IP 核的完整参考设计
  • 设计已为 Xilinx Vivado ®设计套件做好准备
  • 链接的设备可以访问和控制彼此的资源
  • 完整的硬件平台包括：
    - 1 个 Xilinx Zynq UltraScale+ MPSoC ZCU104 评估套件
    - 1x 英飞凌 Aurix 评估板套件KIT_A2G_TC397_5V_TRB_S
    - 1 个 Xylon FMC 板用于电缆连接
    1根FireWire线缆
Zynq-7000 SoC 演示设计示例 – 框图
  • HSSL IP 核（HSSL #0）可以通过 PS 7 AXI 互连访问所有 SoC IP 核的寄存器集
  • HSSL 控制模块可以通过相同的 AXI 基础设施访问内部 HSCT、HSSL 和 BCU 寄存器空间
  • HSSL IP核可以通过PL-PS接口上的GP和HP AXI3端口访问PS寄存器空间和板载内存
  • 可编程 logiCLK IP 核可动态更改时钟，并支持将 HSSL IP 核设置为所需的波特率
文档和技术支持

英飞凌技术支持

  1. 请使用您公司的电子邮件地址在 myinfineon.com（超链接）下注册
  2. 将登录名发送至： AURIX@infineon.com
  3. 注册后，将为新文档提供自动更新服务
  4. 完整的注册过程最多可能需要 24 小时才能完成（由于时区不同）。
Xylon 技术支持
注册分步说明

优化的AURIX™ - XILINX FPGA 连接

英飞凌科技股份公司、赛灵思公司和Xylon , doo合作以便在汽车和工业应用中更灵活地使用安全微控制器。Xylon 的全新 IP 核可通过英飞凌高速串行链路 (HSSL) 实现英飞凌 AURIX 系列微控制器（ TC2xx和TC3xx ）与 Xilinx SoC（片上系统）、MPSoC（多处理器 SoC）和 FPGA（现场可编程门阵列）设备之间的高速通信。该串行链路支持高达 320 Mbaud 的波特率，净有效载荷数据率高达 84%。

新的 IP 核将允许系统开发人员将AURIX™提供的功能安全性和安全性与 Xilinx 设备带来的广泛功能可能性结合起来。 链接的设备可以通过 HSSL 访问和控制彼此的内部和连接资源。

Xylon HSSL IP 核功能
  • 目前支持 Xilinx 7 系列和 Zynq-7000 SoC 设备系列
  • 计划在不久的将来支持 Xilinx UltraScale、UltraScale+ FPGA 设备和 Zynq UltraScale+ MPSoC。
  • HSSL从属设备
  • 波特率高达 320 Mbaud/s
  • 符合 ARM AMBA AXI4-Lite 总线协议，可作为从属设备
  • 符合 ARM AMBA AXI4 总线协议的主设备
  • 3.25 GB 的可寻址空间涵盖以下访问：

- FPGA 结构寄存器和 RAM

- PS 部分寄存器空间和 OCM

- 板载线性可寻址 FLASH 设备

- 板载 DDR 内存

为了支持开发，合作伙伴提供 FPGA HSSL 入门套件

套件描述

logiHSSL-ZU FPGA HSSL 入门套件 设计为系统设计人员提供了所需的一切，以便通过英飞凌高速串行链路 ( HSSLAURIX™ ) 快速将英飞凌的 微控制器与 Xilinx 全可编程 FPGA 和 SoC 设备互连。这些设备的组合解决了新兴汽车和工业设计中日益增长的安全性和性能要求。

套件内容

  • 结合英飞凌的AURIX™微控制器和赛灵思的 UltraScale+ MPSoC 可编程设备
  • 集成针对 Xilinx FPGA 实现优化的英飞凌高速串行链路 ( HSSL )
  • 包含带有评估logiHSSL IP 核的完整参考设计
  • 设计已为 Xilinx Vivado ®设计套件做好准备
  • 链接的设备可以访问和控制彼此的资源
  • 完整的硬件平台包括：
    - 1 个 Xilinx Zynq UltraScale+ MPSoC ZCU104 评估套件
    - 1x 英飞凌 Aurix 评估板套件KIT_A2G_TC397_5V_TRB_S
    - 1 个 Xylon FMC 板用于电缆连接
    1根FireWire线缆

Zynq-7000 SoC 演示设计示例 – 框图
  • HSSL IP 核（HSSL #0）可以通过 PS 7 AXI 互连访问所有 SoC IP 核的寄存器集
  • HSSL 控制模块可以通过相同的 AXI 基础设施访问内部 HSCT、HSSL 和 BCU 寄存器空间
  • HSSL IP核可以通过PL-PS接口上的GP和HP AXI3端口访问PS寄存器空间和板载内存
  • 可编程 logiCLK IP 核可动态更改时钟，并支持将 HSSL IP 核设置为所需的波特率

文档和技术支持

英飞凌技术支持

  1. 请使用您公司的电子邮件地址在 myinfineon.com（超链接）下注册
  2. 将登录名发送至： AURIX@infineon.com
  3. 注册后，将为新文档提供自动更新服务
  4. 完整的注册过程最多可能需要 24 小时才能完成（由于时区不同）。
Xylon 技术支持
注册分步说明

图片库

演示套件-Xylon.png
演示套件-Xylon.png 演示套件-Xylon.png 演示套件-Xylon.png
xylonblockdiagram-7000.png_477027362 xylonblockdiagram-7000.png_477027362 xylonblockdiagram-7000.png_477027362
×
modalImg