CY7C25632KV18-500BZXC
现货，推荐
符合RoHS标准

CY7C25632KV18-500BZXC

封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C25632KV18-500BZXC
CY7C25632KV18-500BZXC

商品详情

  • ECC
    N
  • 密度
    72 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    0 °C 至 70 °C
  • 工作电压 范围
    1.7 V 至 1.9 V
  • 引线球表面
    Sn/Ag/Cu
  • 接口
    Parallel
  • 数据宽度
    x 18
  • 架构
    QDR-II+, ODT
  • 片上端接
    Y
  • 系列
    QDR-II+, ODT
  • 组织(X x Y)
    4Mb x 18
  • 脉冲长度 (Words)
    4
  • 认证标准
    Commercial
  • 读取延迟(周期)
    2.5
  • 银行切换
    N
  • 频率
    500 MHz
推荐的
OPN
CY7C25632KV18-500BZXC
产品状态 active and preferred
英飞凌封装名称
PG-BGA-165
封装名 FBGA-165 (51-85180)
封装尺寸 680
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅 No
无卤素 Yes
符合RoHS标准 Yes

产品状态
Active
英飞凌封装名称
PG-BGA-165
封装名 FBGA-165 (51-85180)
封装尺寸 680
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
CY7C25632KV18-500BZXC是一款72-Mbit QDR II+同步流水SRAM，采用165球FBGA封装，容量为4M × 18，读写DDR端口分离，可并发读写。支持最高500 MHz时钟（1.0 GHz数据传输）、四字突发、2.5周期读延迟（DOFF为高）、对D/BWS/K的片上终端ODT及PLL定时。VDD 1.7–1.9 V；VDDQ 1.4 V至VDD。

特性

  • 550 MHz时钟(DDR 1100 MHz)
  • 独立读写数据端口
  • 支持读写并发事务
  • 四字突发架构
  • DOFF高:2.5周期读延迟
  • DOFF低:1周期读延迟
  • 双输入时钟K与K
  • 回显时钟CQ/CQ便于采样
  • QVLD指示读数据有效
  • D/BWS/K支持片上终端ODT
  • PLL最低可到120 MHz
  • 内核VDD为1.7 V至1.9 V

产品优势

  • 高带宽适合DSP/ASIC
  • 消除数据总线翻转等待
  • 读写可并行执行
  • 降低地址总线频率
  • 固定2.5周期读时延
  • 1周期读满足低延迟
  • K/K简化DDR时序设计
  • 高速采样更容易
  • QVLD降低时序收敛难度
  • ODT减少终端电阻和BOM
  • PLL提升数据对齐裕量
  • 1.8 V内核降低系统功耗

应用

文档

设计资源

合作伙伴解决方案

开发者社区