CY7C2642KV18-333BZXC
现货,推荐
符合RoHS标准

CY7C2642KV18-333BZXC

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C2642KV18-333BZXC
CY7C2642KV18-333BZXC

商品详情

  • ECC
    N
  • 密度
    144 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    0 °C 至 70 °C
  • 工作电压 范围
    1.7 V 至 1.9 V
  • 引线球表面
    Sn/Ag/Cu
  • 接口
    Parallel
  • 数据宽度
    x 18
  • 架构
    QDR-II+, ODT
  • 片上端接
    Y
  • 系列
    QDR-II+, ODT
  • 组织(X x Y)
    8Mb x 18
  • 脉冲长度 (Words)
    2
  • 认证标准
    Commercial
  • 读取延迟(周期)
    2
  • 银行切换
    N
  • 频率
    333 MHz
OPN
CY7C2642KV18-333BZXC
产品状态 active and preferred
英飞凌封装名称
封装名 FBGA-165 (51-85195)
封装尺寸 210
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅 No
无卤素 No
符合RoHS标准 Yes

产品状态
Active
英飞凌封装名称
封装名 FBGA-165 (51-85195)
封装尺寸 210
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
CY7C2642KV18-333BZXC是一款144-Mbit QDR II+同步流水线SRAM(8 M × 18),读写端口独立,可并发访问。支持333 MHz工作频率,读写端口均为DDR接口(666 MHz数据速率),读延迟为2.0个时钟周期。供电为1.7–1.9 V VDD和1.4 V至VDD的I/O电源(VDDQ)。采用165球Pb-free FBGA封装,商用温度范围。

特性

  • QDR II+双字突发架构
  • 2.0周期读延迟(DOFF高)
  • 333 MHz时钟; 666 MHz DDR
  • 独立读写数据端口
  • 支持读写并发事务
  • D/BWS/K输入支持ODT
  • 可编程输出阻抗(RQ)
  • 回响时钟CQ/CQ便于采样
  • QVLD指示输出数据有效
  • PLL最低可锁定120 MHz
  • 内核VDD 1.8 V±0.1 V
  • VDDQ 1.4 V到VDD; VREF 0.68

产品优势

  • 无需总线翻转,吞吐量更高
  • 突发降低地址总线频率
  • 666 MHz DDR实现高带宽
  • 读写分离避免端口争用
  • 并发事务提升系统效率
  • ODT减少外部电阻BOM
  • RQ可调改善信号完整性
  • 回响时钟简化时序收敛
  • QVLD简化有效数据采样
  • PLL提高数据对齐裕量
  • 1.8 V内核降低每比特功耗
  • VDDQ更低可降I/O功耗

应用

文档

设计资源

开发者社区