CY62146ESL-45ZSXIT
现货，推荐
符合RoHS标准
无铅

CY62146ESL-45ZSXIT

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62146ESL-45ZSXIT
CY62146ESL-45ZSXIT
数据手册


商品详情

  • 密度
    4 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    -40 °C 至 85 °C
  • 最高 工作电压 (VCCQ)
    5.5 V
  • 工作电压 范围
    2.2 V 至 5.5 V
  • 引线球表面
    Ni/Pd/Au
  • 接口
    Parallel
  • 目前计划的可用性至少到
    2033
  • 系列
    MoBL™ SRAM
  • 组织(X x Y)
    256K x 16
  • 质量等级
    Industrial
  • 速度
    45 ns

推荐的
OPN
CY62146ESL-45ZSXIT
产品状态 active and preferred
英飞凌封装名称
PG-TSOP-44
封装名 TSOP-II-44 (51-85087)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
PH
晶圆产地
TW,US

产品状态
Active
英飞凌封装名称
PG-TSOP-44
封装名 TSOP-II-44 (51-85087)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
PH
晶圆产地
TW,US
CY62146ESL-45ZSXI is a 4-Mbit (256K × 16) CMOS SRAM for battery-powered embedded systems. It runs from 2.2 V to 3.6 V or 4.5 V to 5.5 V over -40°C to +85°C and offers 45 ns access time. Active current is 3.5 mA typical at 1 MHz (6 mA max) and standby is 2.5 µA typical (7 µA max) using automatic CE power-down when deselected. 44-pin TSOP II package supports easy memory expansion with CE/OE.

特性

  • 256K × 16 CMOS SRAM organization
  • 45 ns read cycle time (tRC)
  • 22 ns OE LOW to data valid
  • Byte write via BHE/BLE enables
  • 2.5 µA typ standby (ISB1/ISB2)
  • 7 µA max standby (ISB1/ISB2)
  • 3.5 mA typ active at 1 MHz
  • Automatic power-down on CE HIGH
  • Output tri-state on CE/OE/BHE/BLE
  • Input/output leakage ±1 µA
  • CIN/COUT max 10 pF at 1 MHz
  • ESD >2001 V (MIL-STD-883)

产品优势

  • 45 ns access supports fast buffers
  • 22 ns OE cuts read latency
  • Byte enables reduce write bandwidth
  • 2.5 µA standby extends battery life
  • 7 µA max eases power budgeting
  • 3.5 mA active lowers energy per op
  • Auto power-down saves idle power
  • Tri-state enables easy bus sharing
  • Low leakage cuts sleep mode drain
  • Low capacitance eases signal timing
  • Robust ESD improves handling yield
  • 16-bit data path boosts throughput

应用

文档

设计资源

合作伙伴解决方案

开发者社区