CY7C1372KV25-167AXCT
现货，推荐
符合RoHS标准
无铅

CY7C1372KV25-167AXCT

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1372KV25-167AXCT
CY7C1372KV25-167AXCT
数据手册


商品详情

  • ECC
    N
  • Frequency
    167 MHz
  • 密度
    18 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    0 °C 至 70 °C
  • 工作电压 范围
    2.38 V 至 2.63 V
  • 引线球表面
    Pure Sn
  • 接口
    Parallel
  • 数据宽度
    x 18
  • 架构
    NoBL, Pipeline
  • 片上端接
    N
  • 目前计划的可用性至少到
    2031
  • 系列
    NoBL
  • 组织(X x Y)
    1Mb x 18
  • 脉冲长度 (Words)
    4
  • 读取延迟(周期)
    2
  • 质量等级
    Commercial
  • 银行切换
    N

推荐的
OPN
CY7C1372KV25-167AXCT
产品状态 active and preferred
英飞凌封装名称
PG-TQFP-100
封装名 TQFP-100 (51-85050)
封装尺寸 750
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2031
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW

产品状态
Active
英飞凌封装名称
PG-TQFP-100
封装名 TQFP-100 (51-85050)
封装尺寸 750
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2031
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW
CY7C1372KV25-167AXCT is an 18-Mbit (1M × 18) synchronous pipelined burst SRAM using No Bus Latency (NoBL) architecture for true back-to-back read/write with zero wait states. It runs at 167 MHz (3.4 ns access) with fully registered inputs/outputs, byte write (BWa–BWb), linear or interleaved burst, and IEEE 1149.1 JTAG boundary scan. Single 2.5 V core VDD and 2.5 V I/O VDDQ (2.375–2.625 V).

特性

  • NoBL for zero wait-state R/W
  • 200 MHz synchronous pipelined SRAM
  • 3.2 ns clock-to-output at 200 MHz
  • Fully registered inputs and outputs
  • On-chip burst counter, up to 4 beats
  • Linear or interleaved burst sequence
  • Byte write via BWx byte selects
  • Auto three-state outputs on write
  • 2.375 V to 2.625 V VDD supply
  • VDDQ I/O supply from 2.375 V to VDD
  • CEN clock enable holds internal state
  • ZZ sleep mode; 65 mA standby max

产品优势

  • Zero wait states boost throughput
  • 200 MHz supports fast SRAM buses
  • 3.2 ns tCO reduces read latency
  • Pipelining eases timing closure
  • 4-beat bursts cut address overhead
  • Burst order fits cache line patterns
  • Byte writes simplify RMW updates
  • Auto tri-state avoids bus contention
  • 2.5 V core rail eases power design
  • Separate VDDQ improves I/O matching
  • CEN enables stall without data loss
  • ZZ mode cuts standby power draw

应用

文档

设计资源

合作伙伴解决方案

开发者社区