CY7C1069GN30-10ZSXIT
现货，推荐
符合RoHS标准
无铅

CY7C1069GN30-10ZSXIT

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1069GN30-10ZSXIT
CY7C1069GN30-10ZSXIT
数据手册


商品详情

  • 密度
    16 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    -40 °C 至 85 °C
  • 工作电压 (VCCQ) 范围
    2.2 V 至 3.6 V
  • 工作电压 范围
    2.2 V 至 3.6 V
  • 引线球表面
    Pure Sn
  • 接口
    Parallel
  • 目前计划的可用性至少到
    2033
  • 系列
    FAST SRAM
  • 组织(X x Y)
    2M x 8
  • 质量等级
    Industrial
  • 速度
    10 ns

推荐的
OPN
CY7C1069GN30-10ZSXIT
产品状态 active and preferred
英飞凌封装名称
PG-TSOP-54
封装名 TSOP-II-54 (51-85160)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW

产品状态
Active
英飞凌封装名称
PG-TSOP-54
封装名 TSOP-II-54 (51-85160)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW
CY7C1069GN30-10ZSXIT is a 16-Mbit (2M × 8) fast asynchronous CMOS SRAM in a Pb-free 54-pin TSOP II, supplied at 2.2 V to 3.6 V for -40°C to +85°C industrial operation. It delivers 10 ns access time and up to 110 mA operating current at fMAX, with automatic power-down when deselected. Dual chip enables, OE, and WE support simple read/write control and easy memory expansion in embedded systems.

特性

  • 16-Mbit (2M × 8) SRAM
  • 10 ns address access (tAA)
  • 10 ns read cycle time (tRC)
  • 10 ns write cycle time (tWC)
  • 5 ns OE to data valid (tDOE)
  • 2.2 V to 3.6 V VCC operation
  • 90 mA typ ICC at 100 MHz
  • Automatic power-down deselect
  • High-Z outputs when deselected
  • TTL-compatible inputs and outputs
  • 1.0 V data retention (VDR)
  • 21-bit addr (A0–A20), 8-bit I/O

产品优势

  • 10 ns access supports fast reads
  • 10 ns cycles raise data throughput
  • 5 ns OE access cuts read latency
  • 2.2–3.6 V fits 3.3 V rails
  • 90 mA typ helps power budgeting
  • Auto power-down reduces idle power
  • High-Z enables shared bus systems
  • TTL I/O eases logic interfacing
  • 1.0 V retention preserves contents
  • Retention mode lowers backup power
  • 21-bit address maps 2M locations
  • 8-bit I/O matches byte-wide MCUs

应用

文档

设计资源

合作伙伴解决方案

开发者社区