CY7C4121KV13-633FCXI
现货，推荐
符合RoHS标准
无铅

CY7C4121KV13-633FCXI

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C4121KV13-633FCXI
CY7C4121KV13-633FCXI
数据手册


商品详情

  • ECC
    Y
  • Frequency
    633 MHz
  • 密度
    144 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    -40 °C 至 85 °C
  • 工作电压 范围
    1.26 V 至 1.34 V
  • 引线球表面
    Sn/Ag/Cu
  • 接口
    Parallel
  • 数据宽度
    x 18
  • 架构
    QDR-IV
  • 片上端接
    Y
  • 目前计划的可用性至少到
    2031
  • 系列
    QDR-IV
  • 组织(X x Y)
    8Mb x 18
  • 脉冲长度 (Words)
    2
  • 读取延迟(周期)
    5
  • 质量等级
    Industrial
  • 银行切换
    N

推荐的
OPN
CY7C4121KV13-633FCXI
产品状态 active and preferred
英飞凌封装名称
PG-FCBGA-361
封装名 FCBGA-361 (001-70319)
封装尺寸 120
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2031
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW

产品状态
Active
英飞凌封装名称
PG-FCBGA-361
封装名 FCBGA-361 (001-70319)
封装尺寸 120
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2031
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW
CY7C4121KV13-633FCXI is a 144-Mbit QDR-IV HP SRAM organized as 8M × 18 with dual independent bidirectional DDR data ports and a shared DDR address bus. It supports a 2-word burst, 633 MHz max clock (1266 MT/s RTR), read latency 5 cycles and write latency 3 cycles. It runs from 1.3 V core with HSTL/SSTL or POD I/O, includes on-die termination, optional address parity, and on-chip ECC for single-bit correction.

特性

  • 144-Mbit QDR-IV HP SRAM
  • Total rate 1334 MT/s
  • Max operating freq 667 MHz
  • Read latency 5 clock cycles
  • Write latency 3 clock cycles
  • Two-word burst on all accesses
  • Dual bidirectional DDR data ports
  • Concurrent read/write on both ports
  • DDR address, SDR control signaling
  • POD, HSTL, SSTL I/O (JESD)
  • On-die termination, programmable
  • ECC, bus inversion, address parity

产品优势

  • 144 Mbit reduces external memory
  • 1334 MT/s boosts throughput
  • 667 MHz supports fast clocks
  • 5-cycle reads cut wait states
  • 3-cycle writes reduce latency
  • Two-word burst improves efficiency
  • Dual ports increase concurrency
  • Full-duplex access reduces stalls
  • DDR address enables high RTR
  • JESD I/O eases board interfacing
  • ODT simplifies signal integrity
  • ECC/parity reduces data corruption

应用

文档

设计资源

合作伙伴解决方案

开发者社区