CY62146G-45ZSXAT
现货，推荐
符合RoHS标准
无铅

CY62146G-45ZSXAT

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY62146G-45ZSXAT
CY62146G-45ZSXAT
数据手册


商品详情

  • 密度
    4 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    -40 °C 至 85 °C
  • 最高 工作电压 (VCCQ)
    5.5 V
  • 工作电压 范围
    4.5 V 至 5.5 V
  • 引线球表面
    Ni/Pd/Au
  • 接口
    Parallel
  • 目前计划的可用性至少到
    2033
  • 系列
    MoBL™ SRAM
  • 组织(X x Y)
    256Kb x 16
  • 质量等级
    Automotive(A)
  • 速度
    45 ns

推荐的
OPN
CY62146G-45ZSXAT
产品状态 active and preferred
英飞凌封装名称
PG-TSOP-44
封装名 TSOP-II-44 (51-85087)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
PH
晶圆产地
TW

产品状态
Active
英飞凌封装名称
PG-TSOP-44
封装名 TSOP-II-44 (51-85087)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
PH
晶圆产地
TW
CY62146G-45ZSXAT is an AEC-Q100 qualified 4-Mbit (256K × 16) CMOS static RAM with embedded ECC for single-bit error correction. It supports 45 ns access time and operates from either 2.2 V to 3.6 V or 4.5 V to 5.5 V over -40°C to 85°C. Byte write/read is supported via BHE and BLE, with I/Os in Hi-Z when CE is deasserted. Tape-and-reel 44-pin TSOP II package fits automotive ECUs needing fast parallel memory.

特性

  • 4-Mbit SRAM, 256K x 16
  • Embedded ECC 1-bit correction
  • 45 ns read cycle time (tRC)
  • 45 ns addr-to-data valid (tAA)
  • 22 ns OE low to data valid
  • 45 ns write cycle time (tWC)
  • 35 ns WE pulse width (tPWE)
  • Typical standby current 3.5 µA
  • Typ ICC 15 mA at fMAX
  • Data retention at 1.0 V (VDR)
  • Data retention current 13 µA max
  • Input/output leakage ±1 µA max

产品优势

  • Improves data integrity with ECC
  • Higher throughput with 16-bit bus
  • Fast reads with 45 ns cycle time
  • Lower read latency with 22 ns OE
  • Fast writes with 45 ns write cycle
  • Cuts idle power with 3.5 µA standby
  • Keeps data at 1.0 V during backup
  • Low retention current saves energy
  • Low leakage reduces power loss
  • Easier troubleshooting of bit errors
  • Simple async SRAM interface timing
  • Supports shared buses via Hi-Z

应用

文档

设计资源

合作伙伴解决方案

开发者社区