CY7C1069G30-10ZSXIT
现货，推荐
符合RoHS标准
无铅

CY7C1069G30-10ZSXIT

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C1069G30-10ZSXIT
CY7C1069G30-10ZSXIT
数据手册


商品详情

  • 密度
    16 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    -40 °C 至 85 °C
  • 工作电压 范围
    2.2 V 至 3.6 V
  • 工作电压 (VCCQ) 范围
    2.2 V 至 3.6 V
  • 引线球表面
    Pure Sn
  • 接口
    Parallel
  • 目前计划的可用性至少到
    2033
  • 系列
    FAST SRAM
  • 组织(X x Y)
    2M x 8
  • 质量等级
    Industrial
  • 速度
    10 ns

推荐的
OPN
CY7C1069G30-10ZSXIT
产品状态 active and preferred
英飞凌封装名称
PG-TSOP-54
封装名 TSOP-II-54 (51-85160)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW

产品状态
Active
英飞凌封装名称
PG-TSOP-54
封装名 TSOP-II-54 (51-85160)
封装尺寸 1000
封装类型 TAPE & REEL
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2033
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW
The CY7C1069G30-10ZSXIT is a 16-Mbit (2M × 8) asynchronous CMOS SRAM with embedded ECC for single-bit error correction. It operates from 2.2 V to 3.6 V over -40°C to 85°C and supports 10 ns access time. Dual chip enables (CE1/CE2) and OE/WE control simplify bus interfacing, while automatic CE power-down reduces standby current. It is offered in a 54-pin TSOP II tape-and-reel package.

特性

  • 2M words × 8-bit SRAM array
  • Embedded ECC single-bit correction
  • tAA address access down to 10 ns
  • Read cycle time tRC down to 10 ns
  • OE to data valid tDOE down to 5 ns
  • Data retention at VCC = 1.0 V
  • ICC 90 mA typ at 100 MHz
  • ISB2 20 mA typ power-down
  • Dual chip enable inputs (CE1, CE2)
  • High-Z outputs when deselected
  • TTL-compatible inputs and outputs
  • > 2001 V ESD (MIL-STD-883)

产品优势

  • Corrects single-bit RAM soft errors
  • Simplifies error monitoring via ERR
  • 10 ns access supports fast CPUs
  • 5 ns OE enables quick bus reads
  • 10 ns tRC boosts read throughput
  • 1.0 V retention cuts backup power
  • Lower supply current at 100 MHz
  • Power-down current reduces idle draw
  • Dual CE enables flexible memory decode
  • High-Z outputs ease bus sharing
  • TTL I/O levels reduce glue logic
  • High ESD improves handling robustness

应用

文档

设计资源

合作伙伴解决方案

开发者社区