CY7C4142KV13-933FCXI
现货，推荐
符合RoHS标准
无铅

CY7C4142KV13-933FCXI

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C4142KV13-933FCXI
CY7C4142KV13-933FCXI
数据手册


商品详情

  • ECC
    Y
  • Frequency
    933 MHz
  • 密度
    144 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    -40 °C 至 85 °C
  • 工作电压 范围
    1.26 V 至 1.34 V
  • 引线球表面
    Sn/Ag/Cu
  • 接口
    Parallel
  • 数据宽度
    x 36
  • 架构
    QDR-IV
  • 片上端接
    Y
  • 目前计划的可用性至少到
    2031
  • 系列
    QDR-IV
  • 组织(X x Y)
    4Mb x 36
  • 脉冲长度 (Words)
    2
  • 读取延迟(周期)
    8
  • 质量等级
    Industrial
  • 银行切换
    Y

推荐的
OPN
CY7C4142KV13-933FCXI
产品状态 active and preferred
英飞凌封装名称
PG-FCBGA-361
封装名 FCBGA-361 (001-70319)
封装尺寸 60
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅 Yes
无卤素 Yes
符合RoHS标准 Yes
预估长期供货截止日期 2031
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW

产品状态
Active
英飞凌封装名称
PG-FCBGA-361
封装名 FCBGA-361 (001-70319)
封装尺寸 60
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
预估长期供货截止日期 2031
产品发布日期 03/2022
封装产地
TW
晶圆产地
TW
CY7C4142KV13-933FCXI is a 144-Mbit QDR-IV XP SRAM configured as 4M × 36 with two independent bidirectional DDR data ports and a single DDR address bus with SDR controls. It supports up to 933 MHz operation (1866 MT/s). Eight internal banks enable one access per bank per cycle. It uses 1.3 V VDD and 1.1 V or 1.2 V POD VDDQ, and integrates ODT, ECC, address parity, and JTAG.

特性

  • 144-Mbit QDR-IV XP SRAM
  • Total RTR 2132 MT/s
  • Max operating frequency 1066 MHz
  • Dual independent bidir DDR ports
  • Single DDR addr bus, SDR control
  • Eight banks, 1 access/bank/cycle
  • Two-word burst for all accesses
  • On-die termination, programmable
  • ZQ self-cal output impedance
  • Bus inversion for addr/data buses
  • Address parity with PE# error flag
  • On-chip ECC, SER <0.01 FIT/Mb

产品优势

  • 2132 MT/s boosts random throughput
  • 1066 MHz enables low-latency ops
  • Concurrent reads/writes on 2 ports
  • Shared addr bus reduces routing
  • 8 banks sustain high transaction rate
  • 2-word burst improves data bandwidth
  • ODT eases signal integrity design
  • ZQ cal keeps stable I/O margins
  • Bus inversion cuts SSN and power
  • Parity flag speeds fault isolation
  • ECC reduces soft-error data faults
  • <0.01 FIT/Mb improves reliability

应用

文档

设计资源

合作伙伴解决方案

开发者社区