CY7C25682KV18-550BZXC
现货，推荐
符合RoHS标准

CY7C25682KV18-550BZXC

数据手册
封装

Content could not be loaded

Unfortunately, we were unable to load the content for this section. You may want to refresh the page or try again later.

CY7C25682KV18-550BZXC
CY7C25682KV18-550BZXC
数据手册

商品详情

  • ECC
    N
  • 密度
    72 MBit
  • 峰值回流温度
    260 °C
  • 工作温度 范围
    0 °C 至 70 °C
  • 工作电压 范围
    1.7 V 至 1.9 V
  • 引线球表面
    Sn/Ag/Cu
  • 接口
    Parallel
  • 数据宽度
    x 18
  • 架构
    DDR-II+ CIO, ODT
  • 片上端接
    Y
  • 系列
    DDR-II+ CIO, ODT
  • 组织(X x Y)
    4Mb x 18
  • 脉冲长度 (Words)
    2
  • 认证标准
    Commercial
  • 读取延迟(周期)
    2.5
  • 银行切换
    N
  • 频率
    550 MHz
推荐的
OPN
CY7C25682KV18-550BZXC
产品状态 active and preferred
英飞凌封装名称
PG-BGA-165
封装名 FBGA-165 (51-85180)
封装尺寸 680
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅 No
无卤素 Yes
符合RoHS标准 Yes

产品状态
Active
英飞凌封装名称
PG-BGA-165
封装名 FBGA-165 (51-85180)
封装尺寸 680
封装类型 TRAY
湿度 3
防潮封装 DRY
无铅
无卤素
符合 RoHS 标准
CY7C25682KV18-550BZXC是一款72 Mbit DDR II+同步流水SRAM，结构为4M × 18，采用双字突发架构。最高550 MHz时钟（DDR传输1100 MHz），读延迟2.5个周期，并使用K/K输入时钟实现DDR定时。工作电压1.7 V至1.9 V VDD及1.4 V至VDD的VDDQ，集成ODT、CQ/CQ回传时钟、QVLD有效数据指示、PLL和IEEE 1149.1 JTAG。

特性

  • 72-Mbit DDR II+ SRAM
  • 两字突发架构
  • 550 MHz时钟,DDR达1100 MHz
  • DOFF高:2.5周期读延迟
  • DDR I模式:1周期读延迟
  • 双输入时钟K/K
  • 回波时钟CQ/CQ
  • QVLD数据有效指示
  • D/BWS/KK内置ODT终端
  • PLL:120 MHz至fMAX,20 us锁定
  • BWS[x:0]支持字节写
  • ZQ: RQ 175–350Ω,±15%

产品优势

  • DDR 1100 MHz提升带宽
  • 两字突发降低地址翻转
  • 2.5周期延迟匹配流水线
  • DDR I模式兼容旧时序
  • K/K提升DDR时序裕量
  • CQ/CQ简化数据采样
  • QVLD减少读数据调试
  • ODT省外部电阻与面积
  • ZQ匹配提升信号完整性
  • PLL改善读数据对齐
  • 字节写避免读改写
  • 掉电模式降低待机电流

应用

文档

设计资源

合作伙伴解决方案

开发者社区

{ "ctalist":[ { "link" : "https://community.infineon.com/t5/forums/postpage/choose-node/true", "label" : "向社区提问", "labelEn" : "Ask the community" }, { "link" : "https://community.infineon.com/t5/Forums/ct-p/products", "label" : "查看所有讨论", "labelEn" : "View all discussions" } ] }